本デバイスは、複合 Si-PIN 構造を採用しています。
高い応答性を実現するため、裏面ホールエッチングプロセスにより I 層を薄膜化。
キャリアがフローティング領域を通過する際に光電流が発生します。
また、低速キャリアを短絡することで高速応答を実現しています。

さらに、当社独自の特許パッケージ設計「Bullet」を採用。
異なる波長に最適化された 2 種類のチップを組み合わせた構造です。

Tsub = 25°C、特に記載のない限り CW バイアスにて測定Circle チップ

 備考（Note）：飽和光パワー ≤ 0.3 W/cm²

Square チップ

 備考（Note）：飽和光パワー ≤ 0.3 W/cm²

典型特性曲線

受光感度（R）［A/W］

 Circle chip Wavelength, λ (nm)

受光感度（R）［A/W］

Square chip Wavelength, λ (nm)

静電容量-電圧特性曲線

capacitance

                                                                                                                                                                                                   Voltage（V）

応用回路